



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 04040525 A

(43) Date of publication of application: 10 . 02 . 92

(51) Int. CI

(19)

G06F 9/38 G06F 9/32 G06F 15/16

(21) Application number: 02148081

(22) Date of filing: 06 . 06 . 90

(71) Applicant:

SEIKO EPSON CORP

(72) Inventor:

KUDO MAKOTO

(54) PARALLEL PROCESSING TYPE MICROPROCESSOR


(57) Abstract:

PURPOSE: To realize a parallel processing without expanding an external memory size by providing a dummy instruction inserting part which has a variable length instruction packet on an external main memory, inserts a dummy instruction into the variable length instruction packet and converts it to a fixed length instruction packet.

CONSTITUTION: The microprocessor is provided with the dummy instruction inserting part 4 which has the variable length instruction packet 3 which can vary the number of in-packet instructions on the external main memory 2, inserts a dummy instruction after fetching the variable length instruction packet and converts it to the fixed length instruction packet. Also, this microprocessor is provided with a packet cache part 5 which caches the fixed length instruction packet 6 and can execute a random access from a parallel executing part 7, and the parallel executing part 7 for fetching a packet to be executed from the packet cache part 5 and decoding and executing in parallel each instruction in the packet. In such a manner, the parallel processing can be executed without expanding an external main

memory size.

COPYRIGHT: (C)1992,JPO&Japio



⑩ 日本国特許庁(JP)

⑪特許出願公開

平4-40525 ⑫ 公 開 特 許 公 報(A)

@Int. Cl. * 說別記号 庁內茲理番号 G 06 F 3 7 0 C 7927-5B 3 5 0 9189-5B

函公開 平成4年(1992)2月10日

Ă 3 9 0 9190-5L 15/16

審査請求 未請求 請求項の数 1 (全4頁)

60発明の名称 並列処理型マイクロブロセツサ

> @特 頤 平2-148081

願 平2(1990)6月6日 ❷出

個発 明 者 I 藈

長野県諏訪市大和3丁目3番5号 セイコーエブソン株式 真

会社内

頣 セイコーエブソン株式 の出

東京都新宿区西新宿2丁目4番1号

会社

何代 理 人 弁理士 鈴木 喜三郎 外1名

明

1. 発明の名称

並列処理型マイクロプロセッサ

2. 特許請求の範囲

プログラムにおいて並列に実行できる命令を命 令パケットにまとめメインメモリ上に格納し、そ の命令パケットをフェッチしパケット中の命令列 を並列に実行する並列処理システムにおいて、外 部メインメモリ上にはパケット内命令数が可変に できる可変長命令パケットを持ち、可変長命令パ ケットをフェッチ後ダミー命令(データ変更を伴 わない命令)を挿入して固定長命令パケットに変 換するダミー命令挿入部、さらに固定長命令パケ ットをキャッシュし並列実行部よりランダムアク セス可能なパケットキャッシュ部、そして実行す るパケットをパケットキャッシュ部よりフェッチ しパケット内の各命令を並列にアコードし実行す る並列実行部を持つことを特徴とする並列処理型 マイクロプロセッサ。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、並列に実行できる命令を命令パケッ トにまとめメインメモリ上に持ちパケット中の命 令列を並列に実行する並列処理型のマイクロプロ セッサに関する。

[従来の技術]

従来の並列処理型のマイクロプロセッサは第2 図に示す様に、外部メインメモリ12上に固定長 命令パケット13を格納し、マイクロブロセッサ 11内の並列実行部14でパケット内の命令列を そのまま並列実行する。通常はパケット内の命令 順は並列実行部14の並列機能に合うように命令 の種類で固定化されている。

[発明が解決しようとする課題]

しかし従来技術による方法では、並列化しきれ

ないパケット内の命令があるときはダミー命令を 入れておく必要があるため外部メインメモリ上で の命令パケットの格納サイズが大きくなるという 問題点を有する。例えば1つの命令パケットが8 命令分の長さを持っていても、平均すると3-4 命令ぐらいしか同じパケットに入らないので、半 分以上はダミー命令を入れることになる。

[課題を解決するための手段]

本発明の並列処理型マイクロプロセッサは、第 1図に示すように、外部メインメモリ2上にはケット内命令数が可変をつず変長命令パケットをフェにケルをフェにながをフェにながをフェにながをできる今を挿入して固定長命令パケットに固定長命令パケットをがからに固定とで持数とするがウットをパケットキャッシュ部5、ではカースではないケットをパケットキャッシュ部5、ではカースではないケットの各命令を並列にデコーとま行する並列実行部7を持つことを特徴とする。

- 3 -

rstInput-FirstOutput方式 のプリフェチキュー23にいれてゆく。第4図 (b) の例ではヘッダ、整数演算命令、load 命令、分岐命令の順にプリフェッチキュー23に 入ってゆく。まずプリフェッチキュー23よりセ レクタ24にヘッダ情報がはいる。つぎにヘッダ 惰報の10101に従い5命令長パケット26の 左端より右端へ1ならプリフェッチキュー23よ り命令を入力しひならダミー命令を入力してゆく。 5命令長パケット26にいれ終わったら、パケッ トキャッシュ27に移す。並列実行ユニット28 は実行するパケットをパケットキャッシュよりフ ェッチし実行する。並列実行ユニット28中には、 整数演算処理 2 9、浮動小数点処理 3 0、 1 o a d処理31、store処理32、分岐処理33 が含まれ、それぞれの処理命令フィールドを並列 にデコードし実行することにより並列処理可能と なっている。なお、プログラムを並列処理可能な パケット化することは人の手では不可能なため、 通常は並列化コンパイラがおこなう。

[実施例]

以下本発明について図面に基づき詳細に説明す る。第3図は実施例の構成図である。外部メイン メモリ22には可変長命令パケットにより命令が 格納されている。マイクロプロセッサ21はこの 可変長命令パケットを固定長命令パケットに変換 する必要がある。パケット内の命令フォーマット を第4図に示す。第4図(a)は固定長命令パケ ットである。これは第3図の並列実行ユニット2 8の並列処理にあわせて決められる。第4図(b) は可変長命令パケットを固定長命令パケットに変 換する方法を示す。可変長命令パケット42は4 命令分のフィールドを持ちヘッダ1命令と有効な 3命令で構成される。まずヘッダ内に10101 という情報を持つ。これは固定長命令パケットに 対応し1の部分は命令が有効で0の部分はダミー 命令をいれることを意味する。これにより固定長 命令パケット43が作成できる。第3図では1命 令ずつ外部メインメモリ 2 2 よりフェッチしFi

- 4 -

[発明の効果]

以上述べたように本発明によれば、外部メインメモリ上に可変長命令パケットを持ち、可変長命令パケットをダミー命令を挿入して固定長命令パケットに変換するダミー命令挿入部、固定長命令パケットをキャッシュするパケットキャッシュするパケットキャッシュするがクットキャッシュするがのように実行する並列実行部を持つことにより、外部メモリーサイズをあまり大きくすることなくマイクロブロセッサは並列実行を行うことができる。

4. 図面の簡単な説明

第1図は本発明の構成図。

第2図は従来例の構成図。

第3図は本発明の一実施例の構成図。

第4図は本発明の一実施例のパケット説明図。

1・・・マイクロプロセッサ

2・・・外部メインメモリ

特別平 4-40525(3)

3・・・可変長命令パケット

4・・・ダミー命令挿入部

5・・・パケットキャッシュ部

6・・・固定長命令パケット

7・・・並列実行部

11・・・マイクロプロセッサ

12・・・外部メインメモリ

13・・・固定長命令パケット

14 · · · 並列実行部

21・・・マイクロプロセッサ

22・・・外部メインメモリ

23・・・ブリフェッチキュー

24・・・セレクタ

25・・・ダミー命令

26・・・5命令長パケット

27・・・パケットキャッシュ

28・・・並列実行ユニット

29・・・整数演算処理

30 · · · 浮動小数演算処理

31···load処理

32···store処理

33 · · · 分岐処理

41・・・固定長命令パケット

42・・・可変長命令パケット例


43・・・固定長命令パケット例


以上

出願人セイコーエブソン株式会社 代理人弁理士鈴木喜三郎(他1名)


_ 7 -







第3図



第4図